(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平6-167946

(43)公開日 平成6年(1994)6月14日

(51)Int.Cl.⁵

識別配号 庁内整理番号 FΙ

技術表示箇所

G 0 9 G 3/20

J 7335-5G

審査請求 未請求 請求項の数1(全 3 頁)

(21)出願番号

特願平4-345304

(22)出願日

平成 4年(1992)11月30日

(71)出願人 000005511

べんてる株式会社

東京都中央区日本橋小網町7番2号

(72)発明者 八木 春彦

埼玉県草加市吉町4-1-8 べんてる株

式会社草加工場内


(54)【発明の名称】 カラー液晶表示装置

(57)【要約】

【目的】 2段の位相選択回路に対し、ユーザーが最適 な位相クロックを選択することにより、チラツキがなく 色合いが元画像どおりの表示品質が、簡単な回路の追加 により実現できるものである。

【構成】 入力した外部装置の画像信号をA/D変換す るタイミングを生成する第1の位相選択手段と、前記画 像信号により液晶用クロックを生成する第2の位相選択 手段と、前記第1の位相選択手段からの画像信号をA/ D変換する手段とを有する。

【効果】 2つの位相選択回路の組合せで位相を16通 り選択することができ、ユーザーは最適なタイミングを 選択できることにより、チラツキが生じず、色合いが最 適な表示品質を得ることができる。



1

【特許請求の範囲】

【請求項1】 入力した外部装置の画像信号をA/D変換するタイミングを生成する第1の位相選択手段と、前記画像信号により液晶用クロックを生成する第2の位相選択手段と、前記第1の位相選択手段からの画像信号をA/D変換する手段とを有することを特徴とするカラー液晶表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、各種パソコンより出力 10 されるビデオ信号を液晶パネルに切り換えて表示する、カラー液晶表示装置に関する。

[0002]

【従来の技術】従来の液晶表示装置においては、液晶が 白黒の場合、図3に示すように、画像信号(A)はコン パレータ (図示せず) によりスレッシュホールドレベル で比較され、1または0のデジタルデータに変換されて (B) 液晶に送られている。また、PLL回路(図示せ ず)により画像信号と同じ周波数を生成したクロック (C, D) もまた液晶に送られ、そのクロックで画像デ ータはラッチされていた。しかし、画像信号 A は各種パ ソコンによりその発生するタイミングはまちまちであ り、インターフェースケーブルで伝送する為、インピー ダンスマッチングミスにより波形に反射も発生してい た。また、PLL回路で生成したクロックにはジッタも 存在していた。その為、立ち上がりエッジまたは立ち下 がりエッジを選択することにより、コンパレータ出力は デジタルデータであるため確実にラッチすることがで き、単位ドットにチラツキが生じない表示品質を得てい

【0003】しかしながらカラー液晶の普及に伴い、カラー多色表示をする為には画像データ(E)をA/D変換し、白黒以上の情報量を得なければならない。図4の如く、PLL回路で生成したクロック(F)をA/Dコンバータの変換開始タイミングにし、A/D変換したデータ(G)をカラー液晶に送出し、またクロックをカラー液晶に送出して最適なタイミングでラッチしなければならない。しかしながらクロックの立ち上がりまたは立ち下がりでA/D変換した場合、各種画像信号のバラツキにより図4の如く画像信号の最も安定な位置でA/D 40変換開始タイミングと液晶に送られたA/D変換後のデジタルデータをラッチすると、PLL回路のジッタ及び温度による素子の遅延時間の変化で不安定なタイミングでラッチしてしまっていた。

[0004]

【発明が解決しようとする課題】上述した従来の画素のとらえ方では時間の変化、及び温度変化により回路素子の遅延時間が変化し、表示にチラツキが発生したり、最適なタイミングでA/D変換できない為、色合いが元画像と違う現象が発生してしまった。また、CRTに比較 50

してTFT液晶は動作速度が高速の為、一度でもミスラッチをするとチラツキは目立ってしまった。

[0005]

【課題を解決するための手段】本願発明は従来の問題点に鑑みなされたもので、入力した外部装置の画像信号をA/D変換するタイミングを生成する第1の位相選択手段と、前記画像信号により液晶用クロックを生成する第2の位相選択手段と、前記第1の位相選択手段からの画像信号をA/D変換する手段とを有するカラー液晶表示装置を提案するものである。

[0006]

【作用】本願発明によれば、2段の位相選択回路に対し、ユーザーが最適な位相クロックを選択することにより、チラツキがなく色合いが元画像どおりの表示品質が、簡単な回路の追加により実現できるものである。

[0007]

30

【実施例】以下本願発明の実施例を、添付図面を参照して説明する。図1は本発明の電気的ブロック図である。液晶表示装置1には各パソコン(図示せず)より水平同期信号2、及び画像信号3が入力される。水平同期信号2はPLL回路4に入力される。一方電源が入力されるとPLL回路の出力クロック5、6は発振を開始し、n回(nはマイクロコンピュータよりデータを設定できる)に1回パルスを出力する1/N回路7に入力される。1/nの分周回路の出力8と水平同期信号2はPLL回路4の位相比較器(図示せず)に入力され、位相が一致するようにクロック5、6の発振周波数が変化して安定な発振周波数となり、クロック5、6はビデオ信号と同じ周波数となる。

【0008】PLL回路4より出力されるクロックは、正論理5と負論理6が同タイミングで出力されている。クロック5、クロック6は位相選択回路9、10及び遅延回路11、12(遅延回路はICのディレーで作るか、またはディレーラインを使用している)にそれぞれ入力され、図のように4種類の同じ遅延のある位相の異なった信号(a、b、c、d)が、位相選択回路9、10へ入力される。

【0009】一方第1の位相選択回路9では、4種類の信号から1つを選択する選択信号13がマイクロコンピュータ(図示せず)より入力されるようになっており、その選択された位相選択クロック15はA/Dコンバータ16に入力され、画像信号3をA/D変換し液晶19にディジタル画像信号17を送出する。位相を4段階に換えられる為、ビデオ信号は最適なタイミングでA/D変換することができる。

【0010】一方、液晶19にはディジタルの画像信号17をラッチする為の液晶用クロックが必要であるが、遅延回路9と同じクロック15を使用すると、A/Dコンバータの遅れ、他の回路の遅れの為、ミスラッチをする場合が生じる。その為、位相選択回路10でも4種類

3

の信号から1つを選択する選択信号14が、マイクロコンピュータより入力されるようになっており、液晶用クロック18は液晶19へのディジタル画像信号17を確実なタイミングでラッチすることができ、液晶用水平、垂直同期信号20を基準にし表示動作を実行している。【0011】

【発明の効果】以上の如く、位相選択回路9、10の組合せで16通り選択することができ、ユーザーは最適なタイミングを選択できることにより、チラツキが生じず、色合いが最適な表示品質を得ることができる。

【図面の簡単な説明】

【図1】 本発明のカラー液晶表示装置の電気的ブロック図

【図2】 本発明の信号波形図

【図3】 従来の液晶駆動タイミング図

【図4】 従来のカラー液晶駆動タイミング図


【符号の説明】

- 1 液晶表示装置
- 2 水平同期信号


* 3 画像信号

- 4 PLL回路
- 5 クロック
- 6 クロック
- 7 分周回路
- 8 分周回路の出力
- 9 第1の位相選択回路
- 10 第2の位相選択回路
- 11 遅延回路
- 10 12 遅延回路
 - 13 位相選択信号
 - 14 位相選択信号
 - 15 位相選択クロック
 - 16 A/Dコンバータ
 - 17 ディジタル画像信号
 - 18 液晶用クロック
 - 19 液晶
 - 20 液晶用水平、垂直同期信号


【図1】



【図2】



【図3】



【図4】

